主控与FPGA：享声MR1的外形并不算小，而从拆解来看MR1的PCB基本占满了整个内部的空间，这说明MR1的设计确实需要如此大的空间。根据官方介绍，MR1使用了6层PCB的设计，对于数字和模拟的地线用两层完整隔离。设计还要考虑到WiFi、蓝牙等干扰问题。
在主控方面，享声MR1使用M1系列上的JZ4775的MIPS芯片，它的作用是将网络或存储部分的音频文件的数据流交给FPGA芯片进行解码和时钟管理输出IIS或DSD交给DAC通道和芯片去做D/A转换。相信和D100 Pro享声这套FPGA技术起家时的整体架构相比，MR1的架构没有发生变化。不过，这次MR1比较神秘的将时钟元件和FPGA芯片都用一个专门的壳子密封起来，无法拆解。根据官方提供的资料，与D100Pro的时钟相比，MR1上的时钟抖动将减小90%以上，是享声目前最顶尖的数字时钟技术。但是，享声称考虑到MR1设备供电的品质问题，最终结果可能还是D100Pro的数字输出品质要稍好一些。我们没有听过D100Pro的表现，有机会再做对比，或者享声接下来会更新以MR1一样技术的台式设备？
双DAC与平衡输出：享声MR1使用两颗CirrusLogic的CS4398 DAC芯片从而实现从D/A开始的全平衡输出，从拆解的电路可以看到CS4398之后每声道有一颗OPA1612做LPF，而后级平衡输出部分的电路同样被包在了一个屏蔽的小壳子里。MR1的耳机平衡输出通过顶部3.5mm的4段接口引出，耳机输出的音量控制应该是有TI的PGA4311来完成，和我们常见的PGA2311一样，只不过它是一颗4通道的音量控制芯片。而线路输出Lineout的平衡输出就必须要使用HDMI外接的盒子来实现。
耳机输出：在耳机输出方面MR1到底用的是什么方案，目前不得而知，但从官方介绍来看，官方说明了MR1的耳放方案不是TPA6120A，而是新的方案，强调了MR1新方案下的耳机输出电阻极低。而从输出功率来看，确实也是比较惊人的。这里在补充说明一下MR1的高性能模式，根据官方介绍，在非高性能模式下模拟元件供电为±5.5V，而在高性能模式下为±8V的供电，下面再复习一下下面的功率输出图表。
京公网安备 11011402011520号